

FÖRELÄSNING 8


Översikt på mikrochipsteknologi

I/O-kretsar


Mikrochipstillverkning

Översikt på mikrochipsteknologi (S&S4+5 Appendix A)


ETT MIKROCHIPS I EN KAPSEL



MIKROCHIPSET



DVB-MOTTAGARE (A+D) RESP. XEON-PROCESSOR (D)



VAD MER FINNS OMBORD CHIPSET?

- ◆ Man förknippar konstruktion med att definiera funktionalitet och sedan implementera den. Ett exempel är logikkonstruktion, utgående från Booleska uttryck, som avslutas med ett grindnät. Det finns dock andra aspekter på konstruktion som är lika, om inte mer, utmanande:
 - ◆ Klocksignaler ...
 - hur ska man skapa och distribuera flera klockor i MHz/GHz-regionen, så att kretsar är synkront arbetande?
 - ◆ Matningsspänning (kraftförsörjning) ...
 - hur levererar man (flera) matningsspänningar till olika punkter i en konstruktion?

VAD FINNS OMBORD CHIPSET?

- ◆ Digitala kretsar ...
 - logik, aritmetik, muxar, tillståndsmaskiner, bussar, etc.
- ◆ Minnen.
- ◆ Analoga kretsar ...
 - förstärkare, RF-elektronik, klockgenerering, etc.
- ◆ A/D och D/A omvandlare.
- ◆ I/O kretsar.
- ◆ Sensorer, givare, spänningsregulatorer/konverterare ...

ELEKTRONIKKONSTRUKTION

- ◆ Vid all elektronikkonstruktion arbetar man med scheman som innehåller dels komponenter som transistorer, dioder, resistanser, kapacitanser, etc. och dels innehåller ledningar som ansluter komponenterna.
- ◆ Naturen är dock inrättad så att det tillkommer detaljer i vår ideala bild av kopplingsscheman med "rena" ledningar och "rena" komponenter:

Vi kallar ofta de "icke-ideala" bidrag från komponenter och ledningar för parasitiska egenskaper ...

 - kapacitiva och resistiva parasiter från ledningar dominerar.
 - kapacitanser som finns i transistorer är inte parasiter i egentlig mening, men de brukar nämnas i samma andetag.


I/O-kretsar

ANSLUTNINGSSÖAR - PADDAR


- ◆ Vi ska ta upp ett speciellt kretsblock på denna föreläsning, eftersom vi ändå talar om hur chipset är uppbyggt: En I/O-krets som kallas pad.
- ◆ Padden är först och främst en kontaktyta (ca $100 \times 100 \mu\text{m}^2$) på chipset för ledningen (= bondtråd) / bollen (= C4) som ansluter till kapseln:
 - Paddar för matningsspänning och jord: Dessa är enbart plattor av metall, och saknar helt transistorer/dioder/resistanser.
 - Ingångspaddar: Kräver skydd mot ESD (ElectroStatic Discharges).
 - Utgångspaddar: Kräver förstärkning av signaler för att orka driva laster utanför chipset (lastkapacitansen $\approx 2\text{-}50 \text{ pF}$).

PADDAR OCH PINNAR


DC eller låga hastigheter Höga hastigheter och/eller kraftförsörjning
hastigheter (stämmer detta med diskreta kapslar?)



ESD-SKYDD FÖR INGÅNGSPAD




PAD-EXEMPEL (0,8UM)




Mikrochipstillverkning
(S&S4+5 Appendix A)


FLER PAD-EXEMPEL (0,35UM)



EXEMPEL PÅ CMOS PROCESS (GENOMSKÄRNING)



EN ENKEL CMOS-INVERTERARE




FORTARE = BÄTTRE (?)

- Vi vill skala ned längden på transistorkanalen för att
 - få plats med fler transistorer per chips.
 - kunna använda en högre klockfrekvens (minns du f_T från Fö 4?).
- Antag att vi nu fått fler transistorer ($\rightarrow$ högre C) och högre klockfrekvens (f).

För att effektförbrukningen $P \propto f \cdot C \cdot V_{DD}^2$ inte ska öka för mycket måste vi reducera matningsspänningen V_{DD} .

- En reducerad matningsspänning ökar grindfördröjningarna t_d ,
 ty $t_d \propto V_{DD} / (V_{DD} - V_T)^\alpha$, såvida inte
 tröskelspänningen reduceras proportionellt mot V_{DD} .

SKISS PÅ EN NMOS




GENERATIONER AV INTEGRATION


1961 -	1966 -	1971 -	1980 -	1990 -	2000 -
SSI	MSI	LSI	VLSI		
< 30	30 - 1k	1k - 100k	100k - 10M	10M - 1G	> 1G

EGENSKAP	2004	2007	2010	2012	2016
Teknologinod (nm)	90	65	45	35	22
Antal transistorer	193M	453M	1,5G	2,4G	6,2G
Effekt (W)	158	189	218	240	288

AKTIV EFFEKT VERSUS LÄCKAGE




KRETSSTRUKTUREN CMOS



Complementary MOS introduceras 1963


Skäl till framgång: "Ingen effektförbrukning!"

EFFEKTDENSITET (+ PROJICERAD)




NMOS och PMOS


För att skapa en NMOS,
måste substratet
vara av p-typ



För att skapa en PMOS,
måste substratet
vara av n-typ




EN TWIN-WELL CMOS-PROCESS



n^+ betyder att området är kraftigt dopat, medan n är normaldopat och n^- är svagt dopat.

TYPISK TILLVERKNING 1(7)




Oxidation $\rightarrow$ deponering av Si_3N_4 samt resist $\rightarrow$ redo för exponering




Exponering med mask $\rightarrow$ borttagning av exponerad resist $\rightarrow$ etsning av nitrid $\rightarrow$ borttagning av återstående resist

TYPISK TILLVERKNING 2(7)




Nitriden förebygger oxidation

Växer fältoxid
(LOCOS process: 90 min @ 1000° i H_2O , växer 0,5 μm)




Resist (kvar efter mask + exponering) blockerar implantering av bor, så att en P-well skapas där boret tränger in

TYPISK TILLVERKNING 3(7)




Resist blockerar implantering av fosfor, så att en N-well skapas där fosfor tränger in




En höjning av temperaturen ("drive-in") ser till att well-områdena expanderar och att gitterskador läks (4-6 h @ 1000° - 1100°)

TYPISK TILLVERKNING 4(7)




En resist ser till att tröskelspänningen kan justeras för P-wellen, genom en extra implantering i denna well




En resist ser till att tröskelspänningen kan justeras för N-wellen, genom en extra implantering i denna well

TYPISK TILLVERKNING 6(7)




En resist skyddar "gatarna" → varefter det oskyddade polykislet etsas bort




Resisten på "gatarna" tas bort → en resist skyddar N-wellen → NMOS transistoren skapas genom implantering av fosfor

TYPISK TILLVERKNING 5(7)




Den tunna oxiden tas bort och ersätts med en ny gateoxid, typiskt sett 50 - 100 Å tjock (1-2 h @ 800° i O₂)




0,5-μm tjock polykisel deponeras med CVD teknik → omaskat implanteras fosfor eller arsenik vilket dopar polykiset

TYPISK TILLVERKNING 7(7)



Resisten på N-wellen tas bort → resist skyddar P-wellen → PMOS transistoren skapas genom implantering av bor




En sista "drive-in" fastställer utseendet på transistorerna och läker gitterskador

MODERN METALLSTRUKTUR


$$C = \epsilon \cdot \frac{W}{t_{\text{oxid}}}$$

Inter-Layer
Dielectric
(ILD)



Lågt ϵ ger låga kapacitanser!

“DUAL DAMASCENE” PROCESSEN



- ♦ Väx oxid i två olika etapper ...
 1. för kontaktering av nedanliggande metallager.
 2. för definition av metallager.
- ♦ Deponera metall i en enda etapp, både för kontakter och metallager.

PROCESS - TILLVERKNING AV METALLAGER


Kopparprocess




Väx oxid



Deponera metall
i hållrummen




BIPOLÄR (NPN) TRANSISTOR I CMOS-PROCESS



KAPACITANSER I EN CMOS-PROCESS

+ Stabila, - Små C
(för analogt)



+ Högt C , - Beror av V
(för digitalt, t.ex. avkoppling)

